Gennem årene har vi set en lang række fremskridt inden for halvlederdesigntjenester. Semiconductor Industry Association (SIA) meddelte, at den globale halvlederindustri registrerede et salg på US$ 468,8 milliarder i 2018 – den højeste årlige total for industrien og en stigning på 13,7% fra 2017-salget.
Efterhånden som efterspørgslen efter halvledertjenester fortsætter med at stige, og industrien er vidne til en bredere vifte af teknologiske innovationer, kan vi tydeligt se en bevægelse mod lavere geometrier (7nm, 12nm, 16nm osv.). De vigtigste drivkræfter bag denne trend er fordelene i form af kraft, areal og forskellige andre funktioner, der bliver mulige med lavere geometrier.
Udbredelsen af lavere geometrier har drevet forretning på flere områder, især inden for mobilitet, kommunikation, IoT, cloud, AI til hardwareplatforme (ASIC, FPGA, boards).
At levere et lavteknologisk designprojekt til tiden er vigtigt i nutidens dynamiske og konkurrenceprægede markedsplads. Der er dog mange ubekendte i bundgeometrien, der påvirker den planlagte levering af projektet/produktet. Ved at holde nedenstående elementer i tankerne er det muligt at sikre rettidig levering på lavere geometrisknuder.
1. Bundteknologisk node omkostningsmodellering
En chipdesignledning giver det nødvendige stærke tekniske lederskab og har det overordnede ansvar for det integrerede kredsløbsdesign.
For design med lavere geometri skal ingeniører definere aktiviteter fra specifikation til silicium, sekvensere dem i den rigtige rækkefølge, estimere nødvendige ressourcer og estimere tid, der kræves for at udføre opgaver. Samtidig skal de fokusere på at reducere de samlede systemomkostninger og samtidig opfylde specifikke servicekrav. Følgende er handlinger, som ingeniører kan tage for omkostningsoptimering:
bruge flere mønstre
Brug korrekte design-to-test (DFT) teknikker
Udnyt maskefremstilling, sammenkoblinger og proceskontrol
I forskellige layoutmetoder, fordi nodereduktion ikke længere er omkostningseffektiv. For løbende forbedring af ydeevnen sammen med omkostningskontrol, kigger nogle virksomheder nu på monolitiske 3D IC'er i stedet for en konventionel plan implementering, da dette kan give 30% energibesparelser, 40% ydeevneforøgelse og reducere omkostningerne med 5-10% uden at skifte til en ny node.
2. Avanceret dataanalyse til fremstilling af smarte chip
I chipfremstillingsprocessen genereres en stor mængde data på fabriksgulvet. Gennem årene er mængden af disse data fortsat med at vokse eksponentielt med hver ny teknologisknudedimension. Ingeniører spillede nøgleroller i at generere og analysere data for at forbedre forudsigelig vedligeholdelse og udbytte, forbedre R&D, øge produkteffektiviteten og meget mere.
Anvendelse af avanceret analyse i chipfremstilling kan hjælpe med at forbedre kvaliteten eller ydeevnen af individuelle komponenter, reducere kvalitetssikringstesttiden, øge gennemløbet, øge udstyrstilgængeligheden og reducere driftsomkostningerne.
3. Effektiv Supply Chain Management
Da ny teknologi ofte frigives hurtigere end R&D-planen, står alle i chipfremstillingsindustrien over for et IC-forsyningskædestyringsproblem. Det store spørgsmål er: hvordan man forbedrer effektiviteten og rentabiliteten i dette scenarie.
Svaret er hurtigere beslutningstagning og effektiv integration af flere leverandører, kundekrav, distributionscentre, lagre og butikker, så merchandise produceres med ende-til-ende synlighed af forsyningskæden og distribueres i de rigtige mængder på det rigtige tidspunkt. til det rigtige sted for at minimere de samlede systemomkostninger.
4. Proces for rettidig levering
Forbedret kundelevering er en væsentlig del af halvlederdesigntjenester. Det omfatter opsætning af ordreregistrering til at arbejde med ordrer under kørsel, optimering af cloud computing, logistik og overførsel af det endelige produkt til en kunde – at holde dem opdateret med al den information, de har brug for ved hvert trin. Planlægning af det komplette flow sikrer, at ingen kritiske projektdeadlines overskrides.
For at overvinde forsinkelser kan halvlederdesignfirmaer:
- Minimer brugen af brugerdefinerede streams og skift til placering og rutestrømme for bedre fysiske datastiegenskaber.
- Definer og imødekomme en hurtig responstid på kundekrav og ændringsanmodninger.
- Få information i realtid fra specifikation til siliciumtilgængelighed med hensyn til flow, placering, reserve og mængde af halvlederprojektet.
- Sikre samarbejdende kommunikation mellem teams, der arbejder på projektet.
- Fokus på kritikalitetsanalyse – reduktion af risikoen for funktionelt designfejl for at undgå forretningshindringer.
- Få erfaring med at bruge forskellige værktøjer til at styre projektet.
- Vedtag bedre teknologier (TSMC, GF, UMC, Samsung), bedre metodik (lavt strømforbrug og højhastighedsydelse), bedre værktøjer (Innovus, Synopsys, ICC2, Primetime, ICV).
Hvordan er eInfochips positioneret til at betjene markedet?
Hvis du ønsker at designe innovative produkter hurtigere, optimere R&D-omkostninger, forbedre time-to-market, øge driftseffektiviteten eller maksimere dit investeringsafkast (ROI), er eInfochips (en Arrow-virksomhed) den rette designpartner.
eInfochips har arbejdet med mange af verdens førende virksomheder for at bidrage til over 500 produktdesigns med over 40 millioner implementeringer på verdensplan. eInfochips har en stor gruppe af ingeniører med speciale i PES-tjenester med fokus på dybdegående R&D og udvikling af nye produkter.
For at kunne levere produkter på kort tid til markedet, leverer eInfochips ASIC, FPGA og SoC designtjenester baseret på standard interface protokoller. Inkluderer:
- Godkendelsestjenester på front-end (RTL-design, verifikation) og back-end (fysisk design og DFT)
- Nøglefærdige designtjenester, der dækker RTL til GDSII og design layout
- Brug af genanvendelige IP'er og struktur, der hjælper virksomheden med kort produktudviklingstid og omkostninger for hurtigere og sikrere time-to-market
Artikelkilde: http://EzineArticles.com/10107879