Im Laufe der Jahre haben wir eine Vielzahl von Fortschritten bei Halbleiterdesigndienstleistungen erlebt. Die Semiconductor Industry Association (SIA) gab bekannt, dass die globale Halbleiterindustrie im Jahr 2018 einen Umsatz von 468,8 Milliarden US$ verzeichnete – die höchste Jahressumme der Branche und eine Steigerung von 13,7% gegenüber dem Umsatz von 2017.
Da die Nachfrage nach Halbleiterdienstleistungen weiter steigt und die Branche ein breiteres Spektrum an technologischen Innovationen erlebt, können wir deutlich einen Trend hin zu niedrigeren Geometrien (7 nm, 12 nm, 16 nm usw.) erkennen. Die Haupttreiber dieses Trends sind die Vorteile hinsichtlich Leistung, Fläche und verschiedenen anderen Merkmalen, die mit niedrigeren Geometrien möglich werden.
Die Verbreitung niedrigerer Geometrien hat das Geschäft in mehreren Bereichen angekurbelt, insbesondere in den Bereichen Mobilität, Kommunikation, IoT, Cloud, KI für Hardwareplattformen (ASIC, FPGA, Platinen).
Auf dem heutigen dynamischen und wettbewerbsintensiven Markt ist es wichtig, ein Low-Tech-Designprojekt rechtzeitig abzuliefern. Allerdings gibt es in der Bodengeometrie viele Unbekannte, die sich auf die geplante Lieferung des Projekts/Produkts auswirken. Durch die Berücksichtigung der folgenden Elemente ist es möglich, eine pünktliche Lieferung auf Knoten mit niedrigerer Geometrie sicherzustellen.
1. Kostenmodellierung des unteren Technologieknotens
Ein Chip-Design-Leiter sorgt für die erforderliche starke technische Führung und trägt die Gesamtverantwortung für das Design der integrierten Schaltung.
Für Designs mit geringerer Geometrie müssen Ingenieure Aktivitäten von der Spezifikation bis zum Silizium definieren, sie in der richtigen Reihenfolge anordnen, die erforderlichen Ressourcen abschätzen und die für die Erledigung von Aufgaben erforderliche Zeit abschätzen. Gleichzeitig müssen sie sich darauf konzentrieren, die Gesamtsystemkosten zu senken und gleichzeitig spezifische Serviceanforderungen zu erfüllen. Die folgenden Maßnahmen können Ingenieure zur Kostenoptimierung ergreifen:
Verwenden Sie mehrere Muster
Verwenden Sie geeignete Design-to-Test-Techniken (DFT).
Nutzen Sie Maskenherstellung, Verbindungen und Prozesskontrolle
Bei unterschiedlichen Layoutmethoden, da die Knotenreduzierung nicht mehr kosteneffektiv ist. Zur kontinuierlichen Leistungsverbesserung bei gleichzeitiger Kostenkontrolle greifen einige Unternehmen nun auf monolithische 3D-ICs anstelle einer herkömmlichen planaren Implementierung zurück, da diese 30% Energieeinsparungen und 40% Leistungssteigerungen ermöglichen und die Kosten um 5-10% senken können, ohne auf a umzusteigen neuer Knoten.
2. Erweiterte Datenanalyse für die Smart-Chip-Herstellung
Bei der Chipherstellung fallen in der Fabrikhalle große Datenmengen an. Im Laufe der Jahre ist die Menge dieser Daten mit jeder neuen Dimension des Technologieknotens exponentiell gewachsen. Ingenieure spielten eine Schlüsselrolle bei der Generierung und Analyse von Daten, um die vorausschauende Wartung und den Ertrag zu verbessern, Forschung und Entwicklung zu verbessern, die Produkteffizienz zu steigern und vieles mehr.
Der Einsatz fortschrittlicher Analysen bei der Chipherstellung kann dazu beitragen, die Qualität oder Leistung einzelner Komponenten zu verbessern, die Zeit für Qualitätssicherungstests zu verkürzen, den Durchsatz zu erhöhen, die Geräteverfügbarkeit zu erhöhen und die Betriebskosten zu senken.
3. Effizientes Supply Chain Management
Da neue Technologien oft schneller veröffentlicht werden als der Forschungs- und Entwicklungsplan vorsieht, steht jeder in der Chipherstellungsindustrie vor einem Problem beim Management der IC-Lieferkette. Die große Frage ist: Wie können in diesem Szenario Effizienz und Rentabilität verbessert werden?
Die Antwort liegt in einer schnelleren Entscheidungsfindung und einer effizienten Integration mehrerer Lieferanten, Kundenanforderungen, Vertriebszentren, Lager und Filialen, sodass Waren mit durchgängiger Transparenz der Lieferkette produziert und in den richtigen Mengen zur richtigen Zeit verteilt werden am richtigen Ort, um die Gesamtsystemkosten zu minimieren.
4. Prozess für pünktliche Lieferung
Eine verbesserte Kundenbetreuung ist ein wesentlicher Bestandteil der Halbleiterdesigndienstleistungen. Dazu gehört die Einrichtung der Auftragserfassung für die Bearbeitung von Bestellungen zur Laufzeit, die Optimierung von Cloud Computing, der Logistik und die Übertragung des Endprodukts an einen Kunden – damit dieser bei jedem Schritt über alle benötigten Informationen auf dem Laufenden bleibt. Durch die Planung des gesamten Ablaufs wird sichergestellt, dass keine kritischen Projekttermine verpasst werden.
Um Verzögerungen zu vermeiden, können Halbleiterdesignfirmen:
- Minimieren Sie die Verwendung benutzerdefinierter Streams und wechseln Sie zu Standort- und Routen-Streams für bessere physische Datenpfadfunktionen.
- Definieren und halten Sie eine schnelle Reaktionszeit auf Kundenanforderungen und Änderungswünsche ein.
- Erhalten Sie Echtzeitinformationen von der Spezifikation bis zur Siliziumverfügbarkeit in Bezug auf Fluss, Standort, Reserve und Menge des Halbleiterprojekts.
- Stellen Sie die kollaborative Kommunikation zwischen den am Projekt arbeitenden Teams sicher.
- Konzentrieren Sie sich auf die Kritikalitätsanalyse – reduzieren Sie das Risiko funktionaler Designfehler, um Geschäftsbehinderungen zu vermeiden.
- Sammeln Sie Erfahrungen mit verschiedenen Tools zur Verwaltung des Projekts.
- Einführung besserer Technologien (TSMC, GF, UMC, Samsung), besserer Methodik (geringer Stromverbrauch und Hochgeschwindigkeitsleistung) und besserer Tools (Innovus, Synopsys, ICC2, Primetime, ICV).
Wie ist eInfochips positioniert, um den Markt zu bedienen?
Wenn Sie innovative Produkte schneller entwickeln, F&E-Kosten optimieren, die Markteinführungszeit verkürzen, die betriebliche Effizienz steigern oder Ihren Return on Investment (ROI) maximieren möchten, ist eInfochips (ein Arrow-Unternehmen) der richtige Designpartner.
eInfochips hat mit vielen der weltweit führenden Unternehmen zusammengearbeitet und zu über 500 Produktdesigns beigetragen, die weltweit über 40 Millionen Mal eingesetzt wurden. eInfochips verfügt über eine große Gruppe von Ingenieuren, die auf PES-Dienstleistungen spezialisiert sind und sich auf tiefgreifende Forschung und Entwicklung sowie die Entwicklung neuer Produkte konzentrieren.
Um Produkte in kurzer Zeit auf den Markt zu bringen, bietet eInfochips ASIC-, FPGA- und SoC-Designdienste auf Basis von Standardschnittstellenprotokollen an. Beinhaltet:
- Genehmigungsdienste für Frontend (RTL-Design, Verifizierung) und Backend (physisches Design und DFT)
- Schlüsselfertige Designdienstleistungen, die alles abdecken RTL zu GDSII und Design-Layout
- Verwendung wiederverwendbarer IPs und Strukturen, die dem Unternehmen helfen, die Produktentwicklungszeit und -kosten zu verkürzen und eine schnellere und sicherere Markteinführung zu ermöglichen
Artikelquelle: http://EzineArticles.com/10107879