Door de jaren heen hebben we een breed scala aan ontwikkelingen gezien op het gebied van halfgeleiderontwerpdiensten. De Semiconductor Industry Association (SIA) maakte bekend dat de mondiale halfgeleiderindustrie in 2018 een omzet van $468,8 miljard noteerde – het hoogste jaarlijkse totaal in de sector en een stijging van 13,7% ten opzichte van de omzet in 2017.
Nu de vraag naar halfgeleiderdiensten blijft toenemen en de industrie getuige is van een breder scala aan technologische innovaties, kunnen we duidelijk een beweging zien naar lagere geometrieën (7nm, 12nm, 16nm, enz.). De belangrijkste drijfveren van deze trend zijn de voordelen in termen van kracht, oppervlakte en verschillende andere kenmerken die mogelijk worden met lagere geometrieën.
De proliferatie van lagere geometrieën heeft bedrijven op verschillende gebieden een impuls gegeven, vooral in de sectoren mobiliteit, communicatie, IoT, cloud en AI voor hardwareplatforms (ASIC, FPGA, boards).
Het op tijd opleveren van een low-tech ontwerpproject is belangrijk in de huidige dynamische en competitieve markt. Er zijn echter veel onbekenden in de lagere geometrie die van invloed zijn op de geplande oplevering van het project/product. Door de onderstaande elementen in gedachten te houden, is het mogelijk om tijdige levering op knooppunten met een lagere geometrie te garanderen.
1. Kostenmodellering van lagere technologieknooppunten
Een chipontwerpleider zorgt voor het noodzakelijke sterke technische leiderschap en heeft de algehele verantwoordelijkheid voor het ontwerp van geïntegreerde schakelingen.
Voor ontwerpen met een lagere geometrie moeten ingenieurs de activiteiten definiëren, van specificatie tot silicium, ze in de juiste volgorde zetten, de benodigde middelen inschatten en de tijd inschatten die nodig is om de taken te voltooien. Tegelijkertijd moeten ze zich concentreren op het verlagen van de totale systeemkosten en tegelijkertijd voldoen aan specifieke servicevereisten. Dit zijn de acties die ingenieurs kunnen ondernemen om de kosten te optimaliseren:
Gebruik meerdere patronen
Gebruik het juiste ontwerp voor testtechnieken (DFT).
Maak gebruik van de productie van maskers, verbindingen en procescontrole
In verschillende lay-outmethoden, omdat knooppuntreductie niet economischer is. Voor continue prestatieverbetering in combinatie met kostenbeheersing streven sommige bedrijven nu naar monolithische 3D IC's in plaats van een conventionele planaire implementatie, omdat dit 30% aan energiebesparingen, 40% aan prestatieverbeteringen kan opleveren en de kosten met 5-10% kan verlagen zonder naar een nieuw knooppunt te hoeven overstappen.
2. Geavanceerde data-analyse voor slimme chipproductie
Bij het productieproces van chips wordt op de fabrieksvloer een grote hoeveelheid gegevens gegenereerd. Door de jaren heen is de hoeveelheid van deze gegevens exponentieel blijven groeien met elke nieuwe technologieknoopdimensie. Ingenieurs speelden een sleutelrol bij het genereren en analyseren van gegevens met als doel het verbeteren van voorspellend onderhoud en rendement, het verbeteren van R&D, het verhogen van de productefficiëntie en meer.
Het toepassen van geavanceerde analyses bij de productie van chips kan de kwaliteit of prestaties van individuele componenten helpen verbeteren, de testtijd voor kwaliteitsborging verkorten, de opbrengst verhogen, de beschikbaarheid van apparatuur vergroten en de bedrijfskosten verlagen.
3. Efficiënt supply chain-beheer
Omdat nieuwe technologie vaak sneller wordt vrijgegeven dan het R&D-schema, wordt iedereen in de chipindustrie geconfronteerd met een probleem bij het beheren van de IC-toeleveringsketen. De grote vraag is: hoe kunnen we in dit scenario de efficiëntie en winstgevendheid verbeteren?
Het antwoord is snellere besluitvorming en efficiënte integratie van meerdere leveranciers, klantvereisten, distributiecentra, magazijnen en winkels, zodat goederen worden geproduceerd met end-to-end supply chain-zichtbaarheid en in de juiste hoeveelheden, op het juiste moment naar de juiste plek worden gedistribueerd. juiste locatie om de totale systeemkosten te minimaliseren.
4. Proces voor tijdige levering
Een betere levering aan klanten is een essentieel onderdeel van halfgeleiderontwerpdiensten. Het omvat het opzetten van orderregistratie om tijdens runtime met bestellingen te kunnen werken, het optimaliseren van cloud computing, logistiek en het overbrengen van het eindproduct naar een klant, waardoor deze bij elke stap op de hoogte blijft van alle informatie die hij nodig heeft. Het plannen van de volledige stroom zorgt ervoor dat er geen kritische projectdeadlines worden gemist.
Om vertragingen te overwinnen, kunnen halfgeleiderontwerpbedrijven:
- Minimaliseer het gebruik van aangepaste stromen en schakel over naar locatie- en routestromen voor betere mogelijkheden voor fysieke gegevenspaden.
- Stel een snelle responstijd in op klantvereisten en wijzigingsverzoeken en houd u daaraan.
- Ontvang realtime informatie, van specificatie tot beschikbaarheid van silicium in termen van ontwerpstroom, locatie, reserve en hoeveelheid van halfgeleiders.
- Zorg voor collaboratieve communicatie tussen teams die aan het project werken.
- Focus op kriticiteitsanalyse – verklein het risico op functionele projectmislukkingen om zakelijke belemmeringen te voorkomen.
- Ervaring opdoen met het gebruik van verschillende tools om het project te beheren.
- Gebruik betere technologieën (TSMC, GF, UMC, Samsung), betere methodologie (laag energieverbruik en hoge snelheidsprestaties), betere tools (Innovus, Synopsys, ICC2, Primetime, ICV).
Hoe is eInfochips gepositioneerd om de markt te bedienen?
Als u sneller innovatieve producten wilt ontwerpen, de R&D-kosten wilt optimaliseren, de time-to-market wilt verbeteren, de operationele efficiëntie wilt verhogen of het rendement op uw investering (ROI) wilt maximaliseren, dan is eInfochips (een bedrijf van Arrow) de juiste ontwerppartner.
eInfochips heeft met veel toonaangevende internationale bedrijven samengewerkt om bij te dragen aan meer dan 500 productontwerpen, met meer dan 40 miljoen implementaties wereldwijd. eInfochips beschikt over een grote groep ingenieurs die gespecialiseerd zijn in PES-diensten, waarbij de nadruk ligt op diepgaande R&D en de ontwikkeling van nieuwe producten.
Om producten in korte tijd op de markt te kunnen brengen, biedt eInfochips ASIC-, FPGA- en SoC-ontwerpdiensten op basis van standaard interfaceprotocollen. Inclusief:
- Front-end (RTL-ontwerp, verificatie) en back-end (fysiek ontwerp en DFT) goedkeuringsdiensten
- Kant-en-klare ontwerpdiensten die dekken RTL naar GDSII en ontwerplay-out
- Gebruik van herbruikbare IP's en een raamwerk dat het bedrijf helpt bij het verkorten van de productontwikkelingstijd en -kosten voor een snellere en juiste time-to-market
Bron van artikel: http://Ezine Articles.com/10107879