Z leti smo bili priča širokemu naboru napredka v storitvah oblikovanja polprevodnikov. Združenje industrije polprevodnikov (SIA) je objavilo, da je svetovna industrija polprevodnikov leta 2018 zabeležila prodajo v višini 468,8 milijarde US$ – najvišja letna vsota za industrijo in povečanje za 13,7% glede na prodajo v letu 2017.
Ker povpraševanje po polprevodniških storitvah še naprej narašča in je industrija priča širšemu naboru tehnoloških inovacij, lahko jasno vidimo premik k nižjim geometrijam (7 nm, 12 nm, 16 nm itd.). Glavni dejavniki tega trenda so prednosti v smislu moči, površine in različnih drugih lastnosti, ki so možne z nižjimi geometrijami.
Širjenje nižjih geometrij je spodbudilo poslovanje na več področjih, zlasti v sektorjih mobilnosti, komunikacije, interneta stvari, oblaka, umetne inteligence za platforme strojne opreme (ASIC, FPGA, plošče).
Na današnjem dinamičnem in konkurenčnem trgu je pomembna pravočasna izvedba nizkotehnološkega oblikovalskega projekta. Vendar pa je v geometriji dna veliko neznank, ki vplivajo na načrtovano dostavo projekta/izdelka. Z upoštevanjem spodnjih elementov je mogoče zagotoviti pravočasno dostavo na vozliščih nižje geometrije.
1. Modeliranje stroškov spodnjega tehnološkega vozlišča
Vodja oblikovanja čipov zagotavlja potrebno močno tehnično vodstvo in ima celotno odgovornost za načrtovanje integriranega vezja.
Za načrte z nižjo geometrijo morajo inženirji definirati dejavnosti od specifikacije do silicija, jih razporediti v pravilnem vrstnem redu, oceniti potrebne vire in oceniti čas, potreben za dokončanje nalog. Hkrati se morajo osredotočiti na zmanjšanje skupnih stroškov sistema ob izpolnjevanju posebnih zahtev glede storitev. Sledijo ukrepi, ki jih inženirji lahko izvedejo za optimizacijo stroškov:
uporabite več vzorcev
Uporabite ustrezne tehnike načrtovanja za testiranje (DFT).
Izkoristite proizvodnjo mask, povezav in nadzor procesa
V različnih načinih postavitve, ker zmanjšanje vozlišč ni več stroškovno učinkovito. Za nenehno izboljševanje zmogljivosti skupaj z nadzorom stroškov si nekatera podjetja zdaj ogledujejo monolitne 3D IC-je namesto običajne planarne izvedbe, saj lahko to zagotovi 30% prihranka energije, 40% povečanja zmogljivosti in zmanjša stroške za 5-10% brez prehoda na novo vozlišče.
2. Napredna podatkovna analitika za pametno proizvodnjo čipov
V procesu izdelave čipov se velika količina podatkov ustvari v tovarniških prostorih. Z leti je količina teh podatkov še naprej eksponentno naraščala z vsako novo dimenzijo tehnološkega vozlišča. Inženirji so imeli ključno vlogo pri ustvarjanju in analizi podatkov za izboljšanje predvidenega vzdrževanja in donosa, izboljšanje raziskav in razvoja, povečanje učinkovitosti izdelkov in še veliko več.
Uporaba napredne analitike pri proizvodnji čipov lahko pomaga izboljšati kakovost ali zmogljivost posameznih komponent, skrajša čas testiranja zagotavljanja kakovosti, poveča prepustnost, poveča razpoložljivost opreme in zmanjša operativne stroške.
3. Učinkovito upravljanje dobavne verige
Ker je nova tehnologija pogosto izdana hitreje od razporeda raziskav in razvoja, se vsi v industriji proizvodnje čipov soočajo s težavo upravljanja dobavne verige IC. Veliko vprašanje je: kako izboljšati učinkovitost in donosnost v tem scenariju.
Odgovor je hitrejše odločanje in učinkovita integracija več dobaviteljev, zahtev strank, distribucijskih centrov, skladišč in trgovin, tako da se blago proizvaja s preglednostjo dobavne verige od konca do konca in distribuira v pravih količinah ob pravem času. na pravo lokacijo, da zmanjšate skupne stroške sistema.
4. Postopek za pravočasno dostavo
Izboljšana dostava strankam je bistveni del storitev oblikovanja polprevodnikov. Vključuje nastavitev zajemanja naročil za delo z naročili med izvajanjem, optimizacijo računalništva v oblaku, logistiko in prenos končnega izdelka stranki – na vsakem koraku jih obvešča o vseh informacijah, ki jih potrebujejo. Načrtovanje celotnega toka zagotavlja, da ne zamudite nobenih kritičnih projektnih rokov.
Za premagovanje zamud lahko podjetja za oblikovanje polprevodnikov:
- Zmanjšajte uporabo tokov po meri in preklopite na tokove lokacije in poti za boljše zmogljivosti fizičnih podatkovnih poti.
- Določite in izpolnite hiter odzivni čas na zahteve strank in zahteve po spremembah.
- Pridobite informacije v realnem času od specifikacij do razpoložljivosti silicija v smislu pretoka, lokacije, rezerve in količine polprevodniškega projekta.
- Zagotovite sodelovalno komunikacijo med ekipami, ki delajo na projektu.
- Osredotočite se na analizo kritičnosti – zmanjšanje tveganja funkcionalnih napak pri načrtovanju, da se izognete poslovnim oviram.
- Pridobite izkušnje z uporabo različnih orodij za vodenje projekta.
- Sprejmite boljše tehnologije (TSMC, GF, UMC, Samsung), boljšo metodologijo (nizka poraba energije in visoka hitrost), boljša orodja (Innovus, Synopsys, ICC2, Primetime, ICV).
V kakšnem položaju je eInfochips, da služi trgu?
Če želite hitreje oblikovati inovativne izdelke, optimizirati stroške raziskav in razvoja, izboljšati čas do trženja, povečati operativno učinkovitost ali povečati donosnost naložbe (ROI), je eInfochips (podjetje Arrow) pravi partner pri oblikovanju.
eInfochips je sodeloval s številnimi vodilnimi svetovnimi podjetji, da bi prispeval k več kot 500 dizajnom izdelkov z več kot 40 milijoni uvedb po vsem svetu. eInfochips ima veliko skupino inženirjev, specializiranih za storitve PES, ki se osredotočajo na poglobljene raziskave in razvoj ter razvoj novih izdelkov.
Za dostavo izdelkov na trg v kratkem času eInfochips zagotavlja storitve oblikovanja ASIC, FPGA in SoC na podlagi standardnih vmesniških protokolov. Vključuje:
- Storitve odobritve na sprednji strani (RTL načrtovanje, preverjanje) in zadnji strani (fizična zasnova in DFT)
- Projektantske storitve na ključ, ki zajemajo RTL v GDSII in načrtovanje
- Uporaba ponovno uporabnih IP-jev in struktur, ki pomagajo podjetju pri kratkem času razvoja izdelka in stroških za hitrejši in zanesljivejši čas na trg
Vir članka: http://EzineArticles.com/10107879