Under åren har vi sett ett brett utbud av framsteg inom halvledardesigntjänster. Semiconductor Industry Association (SIA) tillkännagav att den globala halvledarindustrin noterade en försäljning på US$468,8 miljarder 2018 – branschens högsta årliga totalsumma och en ökning med 13,7% jämfört med 2017 års försäljning.
Eftersom efterfrågan på halvledartjänster fortsätter att öka och branschen bevittnar ett bredare utbud av tekniska innovationer, kan vi tydligt se en rörelse mot lägre geometrier (7nm, 12nm, 16nm, etc.). De främsta drivkrafterna för denna trend är fördelarna i form av kraft, yta och olika andra funktioner som blir möjliga med lägre geometrier.
Spridningen av lägre geometrier har stärkt företag inom flera områden, särskilt inom mobilitet, kommunikation, IoT, moln, AI-sektorer för hårdvaruplattformar (ASIC, FPGA, kort).
Att leverera ett lågteknologiskt designprojekt i tid är viktigt i dagens dynamiska och konkurrensutsatta marknad. Det finns dock många okända saker i den nedre geometrin som påverkar den planerade leveransen av projektet/produkten. Genom att ha elementen nedan i åtanke är det möjligt att säkerställa leverans i tid vid lägre geometrinoder.
1. Lower Technology Node Cost Modeling
En chipdesignledning ger det nödvändiga starka tekniska ledarskapet och har det övergripande ansvaret för design av integrerade kretsar.
För konstruktioner med lägre geometri måste ingenjörer definiera aktiviteterna från specifikation till kisel, sekvensera dem i rätt ordning, uppskatta de resurser som behövs och uppskatta den tid som krävs för att slutföra uppgifterna. Samtidigt måste de fokusera på att minska den totala systemkostnaden samtidigt som de uppfyller specifika servicekrav. Följande är åtgärder ingenjörer kan vidta för att optimera kostnaderna:
Använd flera mönster
Använd korrekt design för testtekniker (DFT).
Utnyttja masktillverkning, sammankopplingar och processkontroll
I olika layoutmetoder, eftersom nodreduktion inte är mer ekonomiskt. För kontinuerlig prestandaförbättring tillsammans med kostnadskontroll, eftersträvar vissa företag nu monolitiska 3D IC:er istället för en konventionell planär implementering eftersom detta kan ge 30% energibesparingar, 40% prestandaökning och minska kostnaden med 5-10% utan att byta till en ny nod.
2. Avancerad dataanalys för tillverkning av smarta chip
I chiptillverkningsprocessen genereras en stor mängd data på fabriksgolvet. Under åren har mängden av denna data fortsatt att växa exponentiellt med varje ny teknologinoddimension. Ingenjörer spelade nyckelroller i att generera och analysera data med målet att förbättra prediktivt underhåll och avkastning, förbättra FoU, öka produkteffektiviteten och mer.
Att tillämpa avancerad analys vid chiptillverkning kan bidra till att förbättra kvaliteten eller prestandan hos enskilda komponenter, minska testtiden för kvalitetssäkring, öka utbytet, öka utrustningens tillgänglighet och minska driftskostnaderna.
3. Effektiv Supply Chain Management
Eftersom ny teknik ofta släpps snabbare än FoU-schemat, står alla inom chiptillverkningsindustrin inför ett problem med att hantera IC-försörjningskedjan. Den stora frågan är: hur kan man förbättra effektiviteten och lönsamheten i detta scenario.
Svaret är snabbare beslutsfattande och effektiv integrering av flera leverantörer, kundkrav, distributionscenter, lager och butiker så att varor produceras med synlighet från hela försörjningskedjan och distribueras i rätt kvantiteter, vid rätt tidpunkt till rätt plats för att minimera den totala systemkostnaden.
4. Process för leverans i tid
Förbättrad kundleverans är en viktig del av halvledardesigntjänster. Det inkluderar att ställa in orderregistrering för att arbeta med beställningar under körning, optimera molnberäkning, logistik och överföra slutprodukten till en kund – hålla dem uppdaterade med all information de behöver i varje steg. Att planera hela flödet säkerställer att inga kritiska projektdeadlines missas.
För att övervinna förseningar kan halvledardesignföretag:
- Minimera användningen av anpassade flöden och byt till plats- och ruttflöden för bättre fysiska datavägar.
- Ställ in och följ en snabb svarstid på kundernas krav och ändringsförfrågningar.
- Få information i realtid från specifikation till kiseltillgänglighet när det gäller halvledardesignflöde, plats, reserv och kvantitet.
- Säkerställa samverkande kommunikation mellan team som arbetar med projektet.
- Fokusera på kritikalitetsanalys – minska risken för funktionella projektmisslyckanden för att undvika affärshinder.
- Få erfarenhet av att använda olika verktyg för att hantera projektet.
- Använd bättre teknik (TSMC, GF, UMC, Samsung), bättre metodik (låg strömförbrukning och höghastighetsprestanda), bättre verktyg (Innovus, Synopsys, ICC2, Primetime, ICV).
Hur är eInfochips positionerat för att betjäna marknaden?
Om du vill designa innovativa produkter snabbare, optimera FoU-kostnader, förbättra time to market, öka operativ effektivitet eller maximera avkastningen på investeringen (ROI), är eInfochips (ett Arrow-företag) rätt designpartner.
eInfochips har arbetat med många ledande globala företag för att bidra till mer än 500 produktdesigner, med mer än 40 miljoner distributioner över hela världen. eInfochips har en stor grupp ingenjörer specialiserade på PES-tjänster, med fokus på djupgående FoU och utveckling av nya produkter.
För att kunna leverera produkter på kort tid till marknaden tillhandahåller eInfochips ASIC, FPGA och SoC designtjänster baserade på standardgränssnittsprotokoll. Inkluderar:
- Front-end (RTL-design, verifiering) och back-end (fysisk design och DFT) godkännandetjänster
- Nyckelfärdiga designtjänster som täcker RTL till GDSII och design layout
- Användning av återanvändbara IP:er och ramverk som hjälper företaget med kort produktutvecklingstid och kostnad för snabbare och rätt time-to-market
Artikelkälla: http://EzineArticles.com/10107879