如何在較低技術節點準時交付？

多年來，我們看到半導體設計服務取得了廣泛的進步。半導體產業協會（SIA）公佈，2018年全球半導體產業銷售額達$4688億美元，創行業最高年度總額，較2017年銷售額成長13.7%。

隨著對半導體服務的需求不斷增加，業界見證了更廣泛的技術創新，我們可以清楚地看到向更低幾何尺寸（7nm、12nm、16nm 等）發展的趨勢。這一趨勢的主要驅動力是在功率、面積和各種其他功能方面的優勢，這些優勢可以透過較低的幾何尺寸來實現。

較低幾何尺寸的激增推動了多個領域的業務發展，特別是在行動、通訊、物聯網、雲端、人工智慧領域的硬體平台（ASIC、FPGA、主機板）。

在當今充滿活力且競爭激烈的市場中，按時交付低技術含量的設計專案非常重要。然而，較低的幾何形狀存在許多未知因素，影響項目/產品的預定交付。透過牢記以下要素，可以確保較低幾何節點的準時交付。

晶片設計主管提供必要的強大技術領導力，並全面負責積體電路設計。

對於較低幾何設計，工程師需要定義從規範到晶片的活動，以正確的順序對它們進行排序，估計所需的資源，並估計完成任務所需的時間。同時，他們需要專注於降低系統總成本，同時滿足特定的服務要求。以下是工程師可以採取的優化成本的措施：

使用多種模式

使用正確的測試設計 (DFT) 技術

在不同的佈局方式中，由於節點減少並不是更經濟。為了持續提高效能和控製成本，一些公司現在正在尋求單晶片3D IC，而不是傳統的平面實施，因為這可以節省30% 的功耗，提高40% 的效能，並在不更改新節點的情況下將成本降低5-10%。

2. 智慧晶片製造的高階數據分析

在晶片製造過程中，工廠車間會產生大量數據。多年來，隨著每個新技術節點維度的出現，這些資料量持續呈指數級增長。工程師在產生和分析數據方面發揮關鍵作用，目標是提高預測性維護和產量、改善研發、提高產品效率等。

在晶片製造中應用先進的分析可以幫助提高單一組件的品質或性能，減少品質保證的測試時間，提高產量，提高設備可用性，並降低營運成本。

由於新技術的發布往往快於研發進度，晶片製造業的每個人都面臨著管理IC供應鏈的問題。最大的問題是：在這種情況下如何提高效率和獲利能力。

答案是更快地制定決策並有效地整合多個供應商、客戶需求、配送中心、倉庫和商店，以便在端到端供應鏈可見性的情況下生產商品，並在正確的時間以正確的數量分發到目的地正確的位置可最大限度地降低系統總成本。

4. 按時交貨流程

改善客戶交付是半導體設計服務的重要組成部分。它包括設定訂單捕獲以在運行時處理訂單、優化雲端運算、物流以及將最終產品傳輸給客戶 - 讓他們隨時了解每一步所需的所有資訊。規劃完整的流程可確保不會錯過任何關鍵項目的最後期限。

最大限度地減少自訂流的使用，並切換到位置和路由流以獲得更好的實體資料路徑功能。
設定並遵守對客戶要求和變更請求的快速回應時間。
取得半導體設計流程、位置、儲備和數量方面從規格到矽可用性的即時資訊。
確保專案團隊之間的協作溝通。
專注於關鍵性分析－降低功能性專案失敗的風險，以避免業務障礙。
獲得使用各種工具來管理專案的經驗。
採用更好的技術（TSMC、GF、UMC、Samsung）、更好的方法（低功耗和高速性能）、更好的工具（Innovus、Synopsys、ICC2、Primetime、ICV）。

如果您想更快地設計創新產品、優化研發成本、縮短上市時間、提高營運效率或最大化投資回報 (ROI)，eInfochips（Arrow 公司）是正確的設計合作夥伴。

eInfochips 與許多全球領先的公司合作，貢獻了 500 多種產品設計，在全球部署了超過 4000 萬次。 eInfochips擁有大量專門從事PES服務的工程師，專注於深度研發和新產品開發。

為了在短時間內將產品推向市場，eInfochips 提供基於標準介面協定的 ASIC、FPGA 和 SoC 設計服務。包括：

文章來源：http://EzineArticles.com/10107879

如何在技術節點較低的情況下按時交付？